Valores absolutos

Simbolo	Descrição	Valores	Unid.
V_{DS}	Valor máximo da tensão Drain-Source	1000	V
f_{s_max}	Valor máximo da frequência de comutação [1]	350	kHz
CMTI	Common Mode Transient Immunity [2]	125	kV/µs
V_{isol}	Tensão de teste de isol. entre prim.e secund. do transformador	2500	V
V_{isol_CI}	Tensão suportada pelo dielétrico do CI SI8286 [2]	5000	V
I_{OUT_max}	Valor máximo da corrente de saída (I_{OUT_H}) [2]	2	A
	Valor máximo da corrente de saída (I_{OUT_L}) [2]	4,1	A
R_{G_H}	Resistência Intrínseca de GATE (Alto) [2]	2,48	Ω
R_{G_L}	Resistência Intrínseca de GATE (Baixo) [2]	0,86	Ω
T_{OP}	Temperatura de operação	-40 … 90	ºC
T_{EST}	Temperatura de estocagem	-40 … 90	ºC

Características Gerais

Símbolo	Descrição	Mín.	Típ.	Máx.	Unid.
V_S	Tensão de alimentação do driver	14,5	15	15,5	V
V_{SEC+}	Tensão positiva do secund. do driver	19,9	20,1	20,3	V
V_{SEC-}	Tensão negativa do secund. do driver	-4,8	-5	-5,1	V
I_S	Corrente de alimentação do driver [3]	-	-	300	mA
$UVLO_+$	Limiar positivo da tensão do secundário [2]	11,6	12,8	14	V
$UVLO_-$	Limiar negativo da tensão do secundário [2]	10,8	12	13,2	V
V_{IN+}	Limiar da tensão de entr. Sa e Sb (Alto) [4]	1,9	2,47	3,1	V
V_{IN-}	Limiar da tensão de entr. Sa e Sb (Baixo)[4]	1	1,55	2	V
I_{IN}	Corrente de entrada Sa e Sb	-	10	-	mA
R_{IN}	Resistência de entrada Sa e Sb	-	1	-	kΩ
V_{GS_on}	Tensão de saída (alto) [5]	19,8	20	20,2	V
V_{GS_off}	Tensão de saída (baixo) [5]	-4,8	-5	-5,1	V
t_{don}	Tempo de propagação (turn-on) [5, 6, 7]	10	-	33	ns
t_{doff}	Tempo de propagação (turn-off) [5, 6, 7]	13	-	90	ns
C_{PS}	Capacitância entre prim.-secund.	-	4	-	pF
V_{dsat}	Tensão de referência da desaturação [2]	6,25	6,9	7,4	V
t_{TD}	Tempo morto [8]	80	-	1100	ns
$V_{RDY/ER+}$	Tensão de saída RDY/ER (Alto) [9, 10]	-	14,8	-	V
$V_{RDY/ER-}$	Tensão de saída RDY/ER (Baixo) [9, 10]	-	0,3	-	V
$R_{_ER_pull}$	Resistência de pull-up ER e RDY	-	5,6	-	kΩ
t_{RESET}	Largura do pulso de RESET [5]	500	-	-	ns
V_{clamp}	Tensão limiar do Clamp [2, 11]	-	-3	-	V
R_{DS_on}	Resistência do transistor de Miller Clamp [2]	-	1,1	-	Ω
I_{clamp}	Corrente no transistor de Miller Clamp [2]	3	3,4	-	A
C_{TVS}	Capacitância intrínseca total do TVS[12]	-	280	-	pF

Notas

[1]Teste realizado em bancada em um conversor meia ponte com transistores SiCs (NTHL080N120SC1), sem potência (somente comando) e razão cíclica de 50%.

SiC / IGBT / MOSFET Gate Driver



DRC350D20A

Caraterísticas

- Sinais de comando em +15 V ou +5 V
- Duas saídas isoladas
- Fonte de isolação integrada
- Proteção de subtensão
- Proteção de interlock/tempo morto
- Rápida e ajustável proteção de curto-circuito («1us)
- Proteção de Miller-Clamp
- Soft shutdown

Aplicações

- Fontes chaveadas
- Inversores industriais
- Inversores de tração elétrica
- Inversores de frequência
- Inversores de energia renovável
- Carregadores de veículos elétricos
- Conversores isolados DC-DC

Notas

[2]Informado no datasheet do CI SI8285.

[3]Teste realizado em bancada em um conversor meia ponte com transistores SiCs (NTHL080N120SC1), sem potência (somente comando), para a frequência máxima de operação do driver (350 kHZ) e razão cíclica de 50%.

[4]Informado no datasheet da porta lógica 74LVC2G17.

[5]Teste realizado em bancada em um conjunto meia ponte com transistores SiCs (NTHL080N120SC1), sem potência (somente comando), para a frequência chaveamento de 100 kHZ e razão cíclica de 50%.

[6]O tempo de propagação depende da configuração de entrada dos sinais Sa e Sb, conforme descrito na seção de DESCRIÇÃO DOS PINOS DE ENTRADA E SAÍDA.

[7]Mensurado da entrada do driver até a entrada do CI SI8285 para sinais de comando de 0 V a +15 V.

[8]Maiores informações sobre o ajuste de tempo morto na seção GUIA RÁPIDO / DESCRITIVO GERAL.

[9]Maiores informações de configuração dos sinais de RDY e ER na seção DESCRIÇÃO DOS PINOS DE ENTRADA E SAÍDA.

[10]Pinos de ER e RDY em aberto.

[11]$V_{clamp} = V_{GS_off} + 2$ V.

[12]Informado pelo fabricante (SMBJ10A e SMBJ22A).

Diagrama de Blocos e Layout



Figura 1: Diagrama de Blocos do driver duplo DRC350D20A

Resumo dos pinos (detalhes estão na seção DESCRIÇÃO DOS PINOS DE ENTRADA E SAÍDA)		
Pino	Código	Função
1	Sa	Entrada de sinal de comando chave A.
2	Sb	Entrada de sinal de comando chave B.
3	RST	Entrada de sinal para o reset do driver.
4	RDY	Saída de sinalização de estado de erro do driver.
5	ER	Saída de sinalização de estado pronto do driver.
6	VS	Entrada de alimentação do driver.
7	GND	Referência de tensão da alimentação do driver.
8	Gsb	Saída do driver para conexão com o *gate* da chave B.
9 e 10	SSb	Saída do driver para conexão com o *source* da chave B.
11	Dsb	Saída do driver para conexão com o *drain* da chave B.
12	Gsa	Saída do driver para conexão com o *gate* da chave A.

13 e 14	SSa	Saída do driver para conexão com o *source* da chave A.
15	Dsa	Saída do driver para conexão com o *drain* da chave A.



Figura 2: Top Layer do driver duplo DRC350D20A



Figura 3: Botton Layer do driver duplo DRC350D20A

GUIA RÁPIDO / DESCRITIVO GERAL

A seguir, é apresentado um descritivo geral das principais funcionalidades do driver e orientações sobre como definir os principais componentes auxiliares do driver

Resistor de gate

A escolha dos valores deve ser feita com cautela e, inclusive, respeitando os valores máximos de corrente de saída do driver (I_{OUT_H} e I_{OUT_L}). Portanto, o driver duplo DRC350D20A permite que os resistores de gate sejam configurados de forma independente para acionar e bloquear o transistor de potência. Os resistores de gate que auxiliam no acionamento do transistor estão indicados pela legenda Ron, e, para bloqueio, pela legenda Roff, conforme apresenta a Figura 2. O espaço reservado para esta aplicação comporta dois resistores SMD (0805) em paralelo, o que permite maior flexibilidade na configuração do valor da resistência desejada.

Em conjuntos de potência Supplier (inversor+driver), os resistores de gate são previamente definidos para promover uma alta eficiência e integridade do circuito de potência.

Obs.: A escolha adequada dos valores dos resistores de gate são uma parte crucial no desenvolvimento de conversores chaveados, impactando diretamente na eficiência, assim como, nas perturbações geradas devido as altas derivadas de tensão e corrente durante o acionamento e bloqueio dos transistores de potência.

Proteção de sobrecorrente (Desaturação)

O *driver duplo DRC350D20A* faz o monitoramento da tensão *drain-source* do transistor de potência com o objetivo de realizar a proteção de desaturação/sobrecorrente. A proteção de desaturação/sobrecorrente atua quando a tensão entre os terminais de *drain* e *source* (V_{DS}) ultrapassa o valor previamente configurado, enquanto o sinal de *gate* do transistor estiver no estado alto. Quando isso acontece, o driver entra em estado de proteção, comandando os transistores de potência a bloquear e identificando o estado de proteção através dos Leds 1 e 2 (Figura 2) e do sinal de erro (nível lógico baixo no pino ER). Ambos os transistores são bloqueados através do circuito de interlock, independentemente de qual interruptor identificar a sobretensão em V_{DS}. Para configurar a proteção de sobrecorrente, inicialmente, é necessário verificar o valor de tensão entre *drain* e *source* (V_{DS}) em relação ao valor máximo de corrente que se pretende no transistor de potência, conforme especificado no datasheet do componente. Essa tensão é definida como V_{DSsat} e, a partir desse valor, escolhe-se um diodo Zener que atenda à condição de:

$$V_{zdsat} \geq V_{dsat} - 1{,}2 - V_{DSsat}$$

onde, V_{zdsat} é a tensão de ruptura do diodo Zener e V_{dsat} é a tensão de referência da desaturação (especificada na Tabela de Características Gerais).

Os diodos Zeners devem ser posicionados em Zdsat, conforme indicados na Figura 3, para ambas as saídas. Caso não seja selecionado nenhum valor para o diodo Zener, deve ser utilizado um resistor de 0 Ω, evitando que os terminais de Zdsat fiquem em aberto e definindo um valor máximo de operação para V_{DSsat} de 5,6 V. Nessa situação, a proteção de sobrecorrente permanece ativa. Para desativar a proteção de sobrecorrente deve-se manter em aberto os terminais de Zdsat, o capacitor Cdsat (indicado na Figura 2) deve ser removido e substituído por um resistor de 10 Ω.

Tempo cego (Blanking time)

A função de tempo cego tem por objetivo restringir a atuação da proteção de sobrecorrente durante a entrada de condução do

transistor de potência, evitando que perturbações de tensão na medição da tensão drain-source (V_{DS}), devido a comutação do transistor de potência, resulte na atuação do circuito de proteção de sobrecorrente do driver. O driver duplo DRC350D20 é pré-configurado para operar com um tempo cego de 690 ns (Cdsat = 100 pF) e pode ser ajustado configurando o valor dos capacitores Cdsat, conforme a equação abaixo:

$$Cdsat = \frac{t_{cg} \times 1 \cdot 10^{-3}}{V_{dsat}}$$

onde, t_{cg} é o tempo cego desejado e V_{dsat} é a tensão de referência da desaturação (especificada na Tabela de Características Gerais). Os capacitores de ajuste de tempo cego devem ser posicionados em Cdsat, conforme indicados na Figura 2, para ambas as saídas.

Obs.: a modificação do capacitor Cdsat pode levar à atuação antecipada ou tardia da proteção de sobrecorrente, e, portanto, deve ser considerada com cautela.

Interlock / Tempo morto

O interlock/tempo morto é habilitado quando o jumper JP1 está em aberto e desabilitado quando está em curto. O circuito de interlock/tempo morto evita que os pulsos de comando dos transistores de potência se sobreponham, garantindo que ambos os sinais de comando permaneçam em estado lógico baixo durante um intervalo de tempo pré-definido. O intervalo de tempo pode ser ajustado através do resistor RTD, conforme os valores apresentados na Tabela Ajuste do Tempo Morto.

Ajuste do Tempo Morto			
RTD	Típ.	Variação	Unid.
27 kΩ	955	±12 %	ns
5,6 kΩ	500	±15 %	ns
1,5 kΩ	230	±20 %	ns
100 Ω	106	±25 %	ns

*Valores intermediários para o resistor RTD podem ser utilizados; no entanto, o valor final do tempo morto deve ser verificado de forma prática.

Os espaços destinados ao resistor RTD e ao jumper JP1 estão indicados na Figura 2.

O tempo morto informado na Tabela Ajuste de Tempo Morto é o intervalo de tempo gerado pelo circuito de condicionamento dos sinais de comando de Sa e Sb. Porém, o tempo morto efetivo, entre os sinais de comando dos transistores de potência (V_{GS}), deve ser verificado antes de testar o conjunto de potência (driver+conversor). Esse valor depende de outros fatores, como: resistores de gate, capacitância C_{GS} e transistor de potência empregado.

Obs.: a desativação o circuito de Interlock/tempo morto através do Jumper JP1, não implica a desativação da proteção de sobrecorrente/desaturação. Sendo assim, a proteção contínua ativa e, em caso de falha, ambos os transistores são comandados para o estado baixo.

Erro

O sinal de Erro tem por finalidade indicar a atuação da proteção de sobrecorrente (desaturação). A indicação do sinal de Erro é realizada em estado baixo, ou seja, na atuação do circuito de proteção, o sinal de erro transita do estado alto (+15 V) para o estado baixo (0 V) e permanece enquanto o estado de proteção for mantido. O sinal de erro pode ser condicionado a operar com diferentes níveis de tensão, de 0 V a +5 V ou de 0 V a +15 V (padrão). Os ajustes necessários para a configuração do nível de tensão do sinal de Erro são apresentados na seção de DESCRIÇÃO DOS PINOS DE ENTRADA E SAÍDA.

Reset

O sinal de Reset tem a finalidade de retomar a operação do driver após um evento de proteção de sobrecorrente (desaturação). Ao aplicar um pulso em estado baixo, ou seja, de 0 V, durante um período mínimo de 500 ns, o estado de proteção é desativado e o driver volta a operar normalmente. A 4 mostra a atuação do sinal de Reset após a proteção do driver por sobrecorrente. Para a correta operação do driver, recomenda-se manter o sinal de Reset em estado alto, com tensões entre +5 V e +15 V.



Figura 4: Operação do driver DRC350D20A *durante a atuação e desativação do estado de proteção de sobrecorrente.*

Proteção de subtensão

A proteção de subtensão tem por objetivo evitar que o driver opere com subtensões no primário ou no secundário, prevenindo falhas na operação ou no acionamento do transistor de potência. Quando é identificado uma condição de subtensão no primário ou no secundário do driver, a proteção de subtensão atua, bloqueando o sinal de comando para o transistor de potência e indicando a condição de proteção através do sinal em RDY, forçando-o para o estado baixo (0 V). Caso a tensão no primário ou no secundário do driver retorne aos valores de operação (conforme indicado na Tabela Características Gerais), o estado de proteção é desativado, o driver volta a operar normalmente e o sinal de RDY retorna ao estado alto (+15 V). A Figura 5 apresenta a atuação do sinal de RDY durante a entrada e saída do estado de proteção de subtensão devido à queda de tensão no secundário do driver.



Figura 5: Operação do driver DRC350D20A *durante a atuação do estado de proteção de subtensão.*

O sinal de RDY pode ser condicionado a operar de 0 V a +5 V ou de 0 V a +15 V (padrão). Além disso, é possível inverter a indicação de proteção de subtensão do driver, ou seja, o sinal passa do estado baixo para o estado alto quando entra no estado de proteção. Os ajustes necessários para a configuração do sinal de RDY são apresentados na seção de DESCRIÇÃO DOS PINOS DE ENTRADA E SAÍDA.

Importante: A proteção de subtensão atua de forma independente, inibindo apenas o sinal gate-source (V_{GS}) do secundário no qual a condição de subtensão foi identificada. Assim, quando a condição de proteção de subtensão é indicada através do pino RDY, recomenda-se bloquear ambos os sinais de comando dos transistores de potência e não retomar a operação até que a condição de proteção seja resolvida.

Sinas de comando (Sa e Sb)

Os sinais de comando (Sa e Sb), em estado alto (+5 V até +15 V), habilitam os transistores de potência, enquanto em estado baixo (0 V), os bloqueiam. Em sua montagem padrão, tensões de +5 V até +15 V podem ser empregadas para realizar o acionamento dos transistores de potência. No entanto, essa configuração resulta em atrasos na propagação dos sinais de comando no driver, conforme descrito na seção DESCRIÇÃO DOS PINOS DE ENTRADA E SAÍDA.

Obs.: Em casos em que o driver é adquirido em conjunto com o conversor de potência, a configuração do sinal de entrada é realizada previamente, conforme a necessidade de cada projeto.

Grampeamento ativo (Active Miller Clamp)

O grampeamento ativo do efeito Miller é uma das características do driver duplo DRC350D20A. O grampeamento ativo é realizado através de um transistor, que estabelece um caminho de baixa impedância do gate do transistor para o barramento negativo do secundário do driver (V_{SEC-}). Dessa forma, evita-se que as comutações dos transistores de potência resultem em grandes perturbações na tensão gate-source (V_{GS}), que podem levar o dispositivo a condução não desejada. Tais perturbações, devido às altas dv/dt e à capacitância Miller, são comuns em topologias em meia ponte e similares, para as quais o driver duplo DRC350D20A é destinado. A atuação do grampeamento ativo não elimina completamente as perturbações no sinal de gate-source do transistor de potência; no entanto, as oscilações são significativamente reduzidas, o que possibilita a operação dos transistores em níveis superiores de tensão e corrente.

O grampeamento ativo ocorre quando o transistor de potência é comandado a bloquear e a tensão V_{GS} atinge valores próximos ao do barramento negativo de tensão do secundário (V_{SEC-}), de +2 V acima de V_{SEC-} (aproximadamente de -3 V). Nesse momento, o transistor de grampeamento é ativado e permanece dessa forma até que o transistor de potência seja novamente comandado a conduzir. **O circuito ativo de grampeamento do driver duplo DRC350D20A não permite modificações ou alterações em suas características e está sempre atuante.**

EXEMPLO PRÁTICO

A configuração do driver duplo DRC350D20A pode ser realizada de forma rápida e prática. A seguir, é apresentado um exemplo de como ajustar as principais funcionalidades do driver para operar com o transistor SiC NTHL080N120SC1 em uma configuração meia ponte.

Escolha dos resistores de gate Ron e Roff através de valor limite

Considerando a utilização do driver duplo DRC350D20A com o transistor SiC NTHL080N120SC1, o valor mínimo do resistor de gate Ron é definido considerando a tensão gate-source de acionamento (V_{GS_on}) e de bloqueio (V_{GS_off}) do transistor, o valor máximo da corrente de saída para o estado alto (I_{OUT_H}) do driver, a resistência intrínseca de gate de estado alto do driver (R_{G_H}) e a resistência intrínseca de gate do transistor (R_{G_S}).

$$Ron=\frac{\Delta V_{GS}}{I_{OUT_H}}-R_{G_H}-R_{G_S}=\frac{V_{GS_on}-V_{GS_off}}{I_{OUT_H}}-R_{G_H}-R_{G_S}$$

$$Ron=\frac{20V-(-5V)}{2A}-2{,}48\Omega-1{,}7\Omega=8{,}32\Omega$$

De forma similar, o valor mínimo do resistor de gate Roff que auxilia no bloqueio deste transistor pode ser definido considerando o valor máximo da corrente de saída para o estado baixo (I_{OUT_L}) do driver.

$$Roff=\frac{V_{GS_on}-V_{GS_off}}{I_{OUT_L}}-R_{G_L}-R_{G_S}$$

$$Roff=\frac{20V-(-5V)}{4{,}1A}-0{,}86\Omega-1{,}7\Omega=3{,}54\Omega$$

Ajuste da proteção de sobrecorrente (Za e Bb)

Para o transistor SiC NTHL080N120SC1, a configuração da proteção de sobrecorrente é ajustada com base no valor máximo de corrente de dreno que se deseja no dispositivo e na resistência dreno-source ($R_{DS(on)}$). Sendo assim, o valor maximo de V_{DSsat} é definido por:

$$V_{DSsat}=R_{DS(on)}\cdot I_{D_max}$$

O transistor SiC NTHL080N120SC1, operando com tensão V_{GS_on} de 20 V, apresenta uma resistência $R_{DS(on)}$ de 80 mΩ a uma temperatura de junção igual a 25 ºC e de 114 mΩ a uma temperatura de junção de 150 ºC.

Portanto, para limitar a corrente de dreno em 20 A durante a condução do transistor, deve-se considerar a resistência $R_{DS(on)}$ de 80 mΩ, pois resulta em uma menor queda de tensão dreno-source.

$$V_{DSsat}=80m\Omega\cdot 20A=1{,}6V$$

O diodo Zener escolhido deve atender a condição de:

$$V_{zdsat}\geq V_{dsat}-1{,}2-V_{DSsat}$$

$$V_{zdsat}\geq 6{,}9V-1{,}2V-1{,}6V=4{,}1V$$

A escolha de um diodo Zener de 4,1 V implica que a proteção de sobrecorrente atua com uma corrente de 20 A quando a temperatura

de junção do transistor é de 25 ºC e com uma corrente de 14 A quando a temperatura de junção é de 150 ºC.

Tempo morto – Ajuste de RTD

O tempo morto deve ser ajustado para garantir que os transistores do braço meia ponte não conduzam simultaneamente, assegurando que a transição positiva, de -5 V para +20 V, do sinal de V_{GS} do transistor complementar comece somente após o grampeamento do sinal de V_{GS} em -5 V do transistor que foi comandado a bloquear. Desta forma, estimar o tempo de transição negativa de V_{GS}, de +20 V para -5 V, do transistor é fundamental e pode ser realizado através da capacidade de carga do gate do transistor (Q_G).

$$T_{bloq} = \frac{2(Q_G + Q_{Cgs} + Q_{TVS})}{I_{G_pico}}$$

No entanto, também deve ser considerada a carga dos demais componentes conectados ao gate, como a carga do capacitor Cgs (Q_{Cgs}) e dos diodos de proteção (Q_{TVS}). Assim, o tempo de transição pode ser definido por:

$$T_{bloq} = \frac{2 \cdot [Q_G + \Delta V_{GS}(Cgs + C_{TVS})]}{\Delta V_{GS} / (Roff + R_{G_H} + R_{G_S})}$$

Considerando a utilização do transistor SiC NTHL080N120SC1, de um capacitor Cgs de 470 pF, a capacitância intrínseca do TVS de 280 pF e resistor de gate de bloqueio (Roff) de 33 Ω, o tempo estimado de transição de V_{GS} é dada por:

$$T_{bloq} = \frac{2 \cdot [56\,nC + 25\,V(470\,pF + 280 \cdot p\,F)]}{25\,V / (33\,\Omega + 1{,}7\,\Omega + 0{,}86\,\Omega)} = 213\,ns$$

Obs.: recomenda-se não remover os diodos de proteção (TVS) para garantir a proteção do driver, assim como dos transistores de potência.

Portanto, o ajuste do tempo morto deve ser realizado selecionando um resistor que assegure um tempo no mínimo 50 % maior que o tempo estimado de transição. Para o exemplo prático acima, resulta em um tempo morto mínimo de 320 ns. Assim, conforme a tabela de ajuste de tempo morto, o valor de resistência de RTD selecionado é de 5,6 kΩ, correspondente a 500 ns.

Obs.: Caso a resistência de gate de bloqueio (Roff) ou a capacitância de gate-source (Cgs) sejam modificadas, o resistor RTD deve ser recalculado para evitar a condução simultânea dos transistores superior e inferior do braço.

DESCRIÇÃO DOS PINOS DE ENTRADA E SAÍDA

Sa / Sb (1 / 2): Pinos de entrada dos sinais de comandando de Sa e Sb. Apesar da alimentação do driver ser em +15 V e não ser passível de alteração, os sinais de comando (Sa e Sb) podem operar com tensões de +5 V ou +15 V para habilitar os transistores de potência e de 0 V para bloquear. Na montagem padrão do driver duplo DRC350D20A, os sinais de entrada são condicionados a +5 V através de diodos Zeners (Zin). Dessa forma, o driver pode operar com sinais de entrada em (Sa e Sb) de 0 V a +5 V ou de 0 V a +15 V. No entanto, a inclusão dos diodos Zeners geram atrasos na propagação do sinal de entrada conforme especificados na Tabela de Tempos de Propagação dos Sinais de Comando. Como alternativa para reduzir o atraso de propagação, pode-se utilizar de resistores em vez dos diodos Zeners para realizar o condicionamento dos sinais. Portanto, os diodos Zeners (Zin) devem ser substituídos por resistores de 560 Ω para sinais de entrada de +15 V.

Tempos de Propagação dos Sinais de Comando

Símbolo	Descrição	Mín.	Típ.	Máx.	Unid.
t_{don}	Tempo de propagação de subida com zeners (turn-on) [10]	30	-	33	ns
t_{doff}	Tempo de propagação de decida com zeneres (turn-off) [10]	80	-	90	ns
t_{don}	Tempo de propagação de subida com divisor resistivo (turn-on) [10]	10	-	17	ns
t_{doff}	Tempo de propagação de decida com divisor resistivo (turn-off) [10]	13	-	16	ns

[10] Mensurado da entrada do driver até a entrada do SI8285 para sinais de comando de 0 V a +15 V.

Caso os sinais de comando já estejam condicionados para operar de 0 V a +5 V, o diodo Zener (Zin) pode ser retirado do driver e seus terminais mantidos em aberto.

Obs.: para sinais de 0 V a +5 V, os tempos de propagação são diferentes dos informados na Tabela de Tempos de Propagação dos Sinais de Comando.

Os níveis tensão limiar para os sinais de comando de Sa e Sb podem ser verificados na Tabela de Características Gerais.

RST (3): Pino de entrada do sinal de RESET.

RDY (4): Pino de saída do sinal de RDY. Apresenta +15 V quando **NÃO** há falha. Em estado de proteção de subtensão, apresenta 0 V (ativo em baixo). Por padrão, a saída de RDY é estabelecida em +15 V (RDo em aberto), mas pode ser alterada para +5 V colocando um resistor de 2,7 kΩ em **RDo**, conforme mostra a Figura 3. Preferencialmente, esse pino deve ser conectado a uma alta impedância, sob pena de mau funcionamento.

ER (5): Pino de saída do sinal de Erro. Apresenta +15 V quando **NÃO** há erro. Em estado de proteção de sobrecorrente, apresenta 0 V (ativo em baixo). Por padrão, a saída de ER é estabelecida em +15 V (REo em aberto), mas pode ser alterada para +5 V colocando um resistor de 2,7 kΩ em **REo**, conforme mostra a Figura 3. Preferencialmente, esse pino deve ser conectado a uma alta impedância, sob pena de mau funcionamento.

Obs.: Os sinais de RDY e de Erro podem ter sua lógica invertida (ativo em alto), ou seja, permanecendo em 0 V caso o driver esteja operando normalmente e, em +5 V ou +15 V, caso o driver apresente alguma falha. Para a inversão dos sinais de saída, os resistores de 0 Ω posicionados em RH devem ser realocados para RL, ou seja, abrindo os contatos de RH e curto-circuitando os terminais de RL. A Figura 3 mostra a localização dos resistores RH e RL para os sinais de RDY e Erro.

Características dos Sinais de RDY e ER					
RDo / REo	Pulso	Símbolo	Descrição	Típ.	Unid.
Aberto	Ativo em baixo	$V_{RDY/ER+}$	Tensão de saída RDY/ER (Alto)	14,8	V
Aberto	Ativo em baixo	$V_{RDY/ER-}$	Tensão de saída RDY/ER (Baixo)	0,3	V
2,7 kΩ	Ativo em baixo	$V_{RDY/ER+}$	Tensão de saída RDY/ER (Alto)	4,8	V
2,7 kΩ	Ativo em baixo	$V_{RDY/ER-}$	Tensão de saída RDY/ER (Baixo)	0,3	V
Aberto	Ativo em Alto	$V_{RDY/ER+}$	Tensão de saída RDY/ER (Alto)	14,8	V
Aberto	Ativo em Alto	$V_{RDY/ER-}$	Tensão de saída RDY/ER (Baixo)	0,3	V
2,7 kΩ	Ativo em Alto	$V_{RDY/ER+}$	Tensão de saída RDY/ER (Alto)	4,8	V
2,7 kΩ	Ativo em Alto	$V_{RDY/ER-}$	Tensão de saída RDY/ER (Baixo)	0,3	V

* Testes realizados em bancada com os pinos ER e RDY em aberto.

Vs (6): Pino de alimentação do driver. Deve ser conectada a uma fonte de alimentação de +15 V.

GND (7): Referência do primário do driver.

GSb / SSb / DSb (8 / 9-10 / 11): Pinos de Gate, Source e Dreno do canal B. Esses terminais devem ser conectados ao transistor de potência a ser acionado pelo driver. Os canais A e B podem operar com a proteção de interlock/tempo morto ativo ou desativado. Para configurar o circuito de interlock/ tempo morto deve-se seguir os passos descritos na seção Interlock / Tempo morto.

Obs.: O pino de source (SSb) pode ser ajustado para estar na posição (9) ou (10) ou em ambas, conforme apresentado na seção de INFORMAÇÕES MECÂNICAS.

GSa / SSa / DSa (12 / 13-14 / 15): Pinos de Gate, Source e Dreno do canal A. Operação análoga a GSb / SSb / DSb.

Obs.: O pino de source (SSb) pode ser ajustado para estar na posição (13) ou (14) ou em ambas, conforme apresentado na seção de INFORMAÇÕES MECÂNICAS.

RESSALVAS

Posicionamento do driver e Layout

O layout da estrutura de potência e o posicionamento do driver devem ser bem analisados para evitar problemas com a operação do conversor e possibilitar extrair do conjunto de potência. O posicionamento do driver DRC350D20A próximo aos transistores de potência proporciona um caminho de baixa impedância para a corrente Miller pela malha gate-source. Da mesma forma, o layout do circuito de potência deve priorizar a redução das indutâncias parasitas (indutância de braço) no caminho da corrente de carga e, consequentemente, no caminho das altas derivadas de corrente devido às comutações dos transistores de potência. As precauções no layout e posicionamento dos componentes de potência evitam que perturbações na tensão gate-source levem a operação indesejada do conversor ou a danos aos componentes de potência. Abordar esses conceitos não são de interesse deste manual e devem ser revisados separadamente antes da elaboração de qualquer estrutura de potência chaveada.

Diodos de proteção da tensão gate-source (TVS)

Os diodos de proteção contra surtos de tensão (Transient Voltage Suppression - TVS) nos terminais de saídas gate-source do driver tem por finalidade evitar que uma possível falha no circuito de acionamento do driver leve a tensão gate-source para valores indesejados e, possivelmente, à queima do transistor de potência. Desta forma, os diodos TVS no drive não são destinados para a supressão das perturbações na tensão gate-source devido à operação da estrutura de potência. Entretanto, diodos TVS podem ser empregados para essa finalidade e inseridos na placa de potência do conversor, próximos aos terminais do transistor de potência. Abordar esses conceitos não são de interesse deste manual e devem ser revisados separadamente antes da elaboração de qualquer estrutura de potência chaveada.

Capacitor C_{GS}

Posicionado nas saídas do driver DRC350D20A, o capacitor C_{GS} (Figura 3) tem por finalidade fornecer mais um grau de liberdade no projeto do acionamento das chaves da estrutura de potência. Sua atuação impacta na dinâmica do sinal de gate do transistor de potência e, consequentemente, nas derivadas de tensão e corrente no circuito. Também, possibilita um caminho de baixa impedância para as perturbações no sinal gate-source geradas pelas comutações do conversor. Todavia, sua adição deve ser considerada com cautela pois pode gerar ressonância com os elementos parasitas do leiaute.

Obs.: A Supplier não garante a adequada operação do driver devido à modificação ou remoção de qualquer componente que não esteja especificado para tal.

INFORMAÇÕES MECÂNICAS

Dimensões em mm (vista frontal)



Dimensões em mm (vista lateral)



Tolerância ±0,2 mm

Descrição de pinos



ISENÇÃO DE RESPONSABILIDADES

As informações disponíveis neste documento são consideradas precisas e confiáveis. No entanto, não há garantia, e nenhuma responsabilidade é assumida quanto à precisão ou ao uso dessas informações. A Supplier não assume qualquer responsabilidade decorrente da aplicação ou uso de qualquer produto ou circuito descrito aqui e, as informações técnicas repassadas podem não ser consideradas como uma garantia das características e desempenho do produto. A Supplier reserva o direito de fazer alterações no produto para melhorar a confiabilidade, função ou design, assim como, substituir informações previamente fornecidas por atualizações sem aviso prévio.

Os recursos fornecidos pela Supplier destinam-se a desenvolvedores qualificados, sendo responsabilidade do desenvolvedor selecionar os produtos apropriados da Supplier para serem incorporados à sua aplicação, bem como projetar, validar e testar sua aplicação. Assim como, de garantir que sua aplicação atenda padrões apropriados, bem como quaisquer outros requisitos de segurança, regulatórios ou outros. A Supplier isenta-se de responsabilidade, enquanto você concorda em indenizar integralmente a Supplier e seus representantes por quaisquer reivindicações, danos, custos, perdas e responsabilidades decorrentes do seu uso desses recursos.

Os produtos da Supplier não estão autorizados para uso em dispositivos e sistemas de suporte de vida ou em aplicações onde a falha do produto, ou quaisquer consequências do seu uso, possam razoavelmente resultar em lesões pessoais, sem a aprovação expressa por escrito da Supplier.